单片三维(3D)集成电路(M3D-IC)通过层间通孔(ILV)实现更高集成度，但层间介质(ILD)尺寸微缩及工艺成熟度不足增大了ILV各类缺陷与失效的发生风险。为此，提出一种基于双层扫描与电压比较的ILV故障测试与定位方法。该方法采用扫描链采集经ILV传输后的信号检测固定故障，并结合不同故障类型对应的电气特性差异，通过电压比较器识别电阻性开路、短路与泄漏故障。同时，通过控制传输门开关的导通与关断状态构建可重构电流路径，实现ILV故障的精确定位。基于Nangate 45 nm工艺库的HSPICE仿真结果表明，在所提测试结构及电压比较器分辨率约束条件下，该方法可以检测6 kΩ以上的电阻性开路故障、800 kΩ以下的电阻性泄漏故障和10 kΩ以下的电阻性短路故障，并精确定位故障位置。与现有同类方法相比，该方法在实现故障定位的同时具备更高的检测精度。
为应对如今通信系统、雷达系统及测试仪器向更高频段、更宽带宽发展，满足快速跳频、低相位噪声和高集成度等应用需求，采用0.13μm SiGe BiCMOS工艺设计了一款集成压控振荡器(VCO)的K波段频率合成器。该电路嵌入了VCO自动频率校准(AFC)算法，从7.2 GHz跳频至14.4 GHz约需35μs。由于高速N分频器没有预分频器，因此相较传统电路可减少杂散。该电路内部集成了低压差线性稳压器(LDO),因此仅需3.3 V单电源供电，减少了对外部高性能LDO的依赖。测试结果显示，该集成VCO的频率合成器频率范围可实现低频段覆盖7.2～14.4 GHz,通过倍频实现高频段覆盖14.4～20 GHz。最终与输出分频器相结合覆盖100 MHz～20 GHz频率范围。其归一化相位噪声噪底最高可达-229.37 dBc/Hz@20 GHz。
芯片表面缺陷具有类型多样、特征复杂等特点，但现有深度学习算法存在复杂度高、嵌入式部署实时性不足及资源消耗大等问题。为解决上述问题，提出了一种改进的YOLOv4-tiny芯片表面缺陷检测算法YOLOv4-chip,并基于ZYNQ异构平台完成了硬件加速器的设计与实现。在算法层面，采用轻量化的残差结构(RES-DP)以降低算法复杂度；引入高效通道注意力机制(ECA)以提高算法检测精度。在硬件层面，设计卷积(Conv)批归一化(BN)激活模块与深度可分离卷积批归一化激活模块专用加速架构，缩短推理延迟并减少资源消耗；采用循环展开和双缓冲流水线操作提高数据吞吐量；采用卷积-批归一化算子融合和并行计算提高推理实时性。实验结果表明，相比原算法，改进算法的平均精度均值(mAP)提高了1.13%,参数量与计算复杂度分别降低了17.35%和20.34%;在200 MHz时钟频率下，前向推理时间仅为186 ms,功耗仅为2.98 W,为芯片表面缺陷实时检测提供了可行方案。
针对射频/微波电子系统对宽频带、高功率、小型化功率放大器的迫切需求，提出一种2～18 GHz GaN功率放大器单片微波集成电路(MMIC)。采用集总式LC谐振匹配推挽拓扑结构，通过多枝节分级共轭匹配技术优化输入/输出匹配网络，有效拓展频率覆盖范围，突破了传统大功率超宽带放大器芯片面积大、增益低、效率低等技术瓶颈。测试结果表明，所设计的功率放大器芯片在2～18 GHz全频段内性能稳定，饱和输出功率大于36 dBm,功率增益保持在23 dB以上，功率附加效率均值超过20%,芯片尺寸仅为3.6 mm×1.7 mm。
轻质柔性晶硅光伏组件具备轻量化、可弯曲特性，在分布式光伏场景中应用渐广，而聚合物前板封装结构是保障其25 a工作可靠性的核心。聚焦柔性隧穿氧化层钝化接触(TOPCon)组件前板材料与可靠性，采用n型TOPCon太阳电池片，搭配4种前板结构及聚烯烃弹性体(POE)胶膜制备组件，通过高压加速老化测试(PCT)、湿热(DH)、紫外(UV)辐照等老化测试分析其性能。结果显示，60 h PCT后氟膜+聚烯烃复合阻水层的水汽透过率仅为0.63 g/(m2·d),氟涂层+无阻水层达2.64 g/(m2·d);氟膜的UV截止率为98.30%,远优于氟涂层的23.91%。DH1000测试后氟膜+聚烯烃复合/蒸镀阻水层组件的最大输出功率(Pmax)衰减率分别为2.43%和3.93%,氟涂层+无阻水层组件达7.76%;经240 kWh/m2 UV辐照后前者Pmax衰减率分别为1.28%和1.14%,后者为6.48%。研究结果表明，氟膜与高阻水层复合结构可显著提升TOPCon组件耐候性，为组件长期可靠性提供支撑。
为突破绝缘栅双极型晶体管(IGBT)传统离线结温预测方法无法实现实时结温监测、依赖外部设备等局限，并降低在线数据采集成本，提出了一种基于灰狼优化(GWO)算法优化卷积神经网络(CNN)的IGBT实时结温预测算法GWO-CNN。该算法以集电极-发射极饱和导通压降V_(CE(sat))、壳温θc和导通电流Ic三种温敏电参数作为输入，以结温θj作为输出。同时，在驱动器中集成温敏电参数(TSEP)采集电路，基于现场可编程门阵列(FPGA)实现了驱动器与上位机间的通信与数据管理，并进行了GWO-CNN模型的在线推理，实现实时结温预测。实验结果表明，系统采集的V_(CE(sat))、θc和Ic最大误差分别为11.3 mV、1.6℃和1.8 A;系统结温预测的最大误差为2.6℃,平均绝对误差(MAE)为1.0℃,验证了所提算法良好的预测精度与实时性。
针对三维(3D)立体封装中焊料凸点的制备需求，对激光植球工艺进行了研究。定量分析了SAC305焊球与表面镀铜、热蒸发铬金、电镀镍金、化学镀镍/浸金(ENIG)4类焊盘的适配性。探究了激光能量、植球高度及氮气压力对润湿性的影响机制，并通过倒装焊验证了互连效果。结果表明：电镀镍金和ENIG焊盘均表现出优异的润湿性；提高激光能量可改善焊球与焊盘的润湿性，但能量过高易造成焊盘烧蚀；植球高度与氮气压力对焊点尺寸的影响较小，但参数选择不当会降低工艺精度或引发焊料飞溅。优化工艺参数下，直径450μm焊球植球后焊点高度偏差控制在球径±5%内，直径100μm的焊球定位精度达±3μm;倒装焊工艺互连效果良好。
SiC外延堆垛层错(SF)会降低功率器件性能，针对此问题提出了一种改进衬底预处理工艺，以减少SiC高速外延中的SF缺陷。使用原子力显微镜和表面缺陷分析仪对SiC外延层的表面形貌和缺陷进行表征、测量和统计。研究了SiC高速外延中SF的产生机理和延伸模型，通过实验研究工艺参数对外延层SF数目的影响。结果表明SF数目随碳硅比(C_2H4与三氯氢硅(TCS)体积流量比)的增大先减少后增加，随外延温度的升高先增加后减少，改进衬底预处理工艺和提高衬底表面质量可有效减少SF数目。采用化学气相沉积(CVD)优化外延温度为1 610℃,碳硅比为0.80,并采用含少量C_2H4、TCS的长时间预刻蚀工艺，在外延厚度为30μm的SiC同质外延片中实现了SF密度<0.1 cm-2,显著提升了SiC外延片的质量。
负输出低压差线性稳压器(LDO)作为产生系统负电源轨的有效方案，被广泛用于音频设备、射频通信等精密应用场景中，而带隙基准是LDO的关键模块之一。提出了一种可用于负输出LDO的具有低输出噪声、高电源抑制比(PSRR)的带隙基准电路。通过由负反馈环路控制的预稳压电路形成了稳定的内部电压轨，当电源电压变化时内部电压轨保持不变，实现了较强的纹波抑制能力并可在高压下工作；同时，通过低通滤波架构实现了对地电压轨的低噪声负基准电压与偏置电流输出。该电路采用SMIC 180 nm BCD工艺制备。仿真和测试结果表明，其可在-1.9～-20 V输入电压范围内工作，线性调整率为1.74μV/V,在-40～125℃内温度系数为76.4×10-6/℃,100 Hz下PSRR为79.3 dB,10～105 Hz频带内的均方根(RMS)输出积分噪声为13.09μV。
提出了一种垂直GaN沟槽栅金属氧化物半导体场效应晶体管(TG-MOSFET)半物理模型，将经典Enz-Krummenaker-Vittoz(EKV)模型应用于垂直GaN器件，融入多种高阶物理效应，并开发了自热模型。基于TCAD仿真，分析了界面陷阱、漏致势垒降低(DIBL)、电流拥挤、速度饱和及自热效应对器件特性的影响，并据此引入相应的数学修正项，实现器件静态特性、体二极管行为及非线性电容的高精度描述。通过Verilog-A语言完成SPICE模型的构建。仿真结果表明，所建模型能够准确、高效地描述垂直GaN TG-MOSFET的电热特性，为垂直GaN器件的研发与仿真应用提供参考。