- 糜昊;林坤;张俊凯;袁芳;姚兆林;苏越;张旭;
在电感性负载关断过程中,功率开关器件常因过电压击穿或结温过高而失效。针对该问题,提出一种新型的全集成电感性负载驱动器。通过将缓关断与有源钳位电路集成于驱动器芯片内,克服了传统基于金属氧化物压敏电阻方案集成度低的缺点,并能显著降低开关功耗与峰值结温。电路采用0.18μm BCD工艺设计和实现,仿真结果表明,当电源电压为24 V时,由15 mH电感与2.4Ω电阻构成的负载在关断过程中的功率开关峰值功耗为90.42 W,比传统方案降低了274.58 W;实测峰值结温为35℃,相比传统方案降低了27.3℃,验证了该驱动器具有良好的实用性与热可靠性。
2026年03期 v.51;No.451 246-255页 [查看摘要][在线阅读][下载 1608K] [下载次数:15 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:0 ] - 牟峻萱;徐卫林;莫培思;曾志伟;韦保林;
为解决传统电平交叉模数转换器(LC ADC)精度较低和噪声整形逐次逼近寄存器(NS SAR) ADC功耗较大的问题,提出了一种应用于移动物联网(IoT)随机稀疏信号采集的LC-NS SAR ADC。在NS SAR ADC前端插入8 bit的LC ADC作为输入信号活跃度的预检测电路,在电平交叉发生后开启NS SAR ADC的转换。二阶无源噪声整形电路积分过程只在事件触发后发生,从而能够根据输入信号的活跃度动态调节整体功耗。在1.8 V 180 nm CMOS工艺、采样率为40 kS/s、过采样率(OSR)为20、带宽为1 kHz下对该ADC进行仿真验证,结果表明信噪失真比(SNDR)达到87 dB,电路功耗为2.70μW,心电图信号输入时功耗仅为0.79μW,相较于传统等间隔奈奎斯特采样ADC,采样点减少了73%,在处理生物医学信号时实现了约5∶1的数据压缩比,Schreier品质因数(FoMs)和Walden品质因数(FoMw)分别为172.6 dB和67.0 fJ/conv.step。
2026年03期 v.51;No.451 256-262+288页 [查看摘要][在线阅读][下载 3251K] [下载次数:35 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:0 ] - 马金龙;潘乐乐;韦文勋;江少祥;于宗光;
为满足Flash型现场可编程门阵列(FPGA)在多工作模式下内核电源供电的安全性与可靠性需求,设计并实现了一种Flash型FPGA内核电源控制逻辑电路。该电路利用Flash器件的非易失特性集成状态记忆模块,精准识别FPGA的5种工作状态。通过动态控制JD7节点电平,实现了内核电源的精准管理与电气隔离:在非用户模式下将JD7置为电源电压V_(CC),以消除信号冲突风险;在用户模式下切换为GND,建立完整的电源回路。电路在一款60万门规模的Flash型FPGA中集成验证,测试结果表明,在55~125℃范围内及±5%电源电压波动条件下,全片擦除后静态电流低至1 mA,用户模式下功能正确。本研究为高可靠Flash型FPGA提供了一种有效的内核电源管理解决方案,显著提升了芯片的鲁棒性。
2026年03期 v.51;No.451 263-269页 [查看摘要][在线阅读][下载 2199K] [下载次数:51 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:0 ]